| |  Online-Ressource |
|---|
| Verfasst von: | Anders, Gabriel [VerfasserIn]  |
|---|
| | Bertelsen, H. [VerfasserIn] |
|---|
| | Boisen, A. [VerfasserIn] |
|---|
| | Childers, J. Taylor [VerfasserIn] |
|---|
| | Dam, M. [VerfasserIn] |
|---|
| | Ellis, N. [VerfasserIn] |
|---|
| | Farthouat, P. [VerfasserIn] |
|---|
| | Ruiz, C. Gabaldon [VerfasserIn] |
|---|
| | Ghibaudi, M. [VerfasserIn] |
|---|
| | Gorini, B. [VerfasserIn] |
|---|
| | Haas, S. [VerfasserIn] |
|---|
| | Kaneda, M. [VerfasserIn] |
|---|
| | Ohm, C. [VerfasserIn] |
|---|
| | Oliveira, M. Silva [VerfasserIn] |
|---|
| | Pauly, T. [VerfasserIn] |
|---|
| | Pöttgen, R. [VerfasserIn] |
|---|
| | Schmieden, K. [VerfasserIn] |
|---|
| | Spiwoks, R. [VerfasserIn] |
|---|
| | Xella, S. [VerfasserIn] |
|---|
| Titel: | Hardware and firmware developments for the upgrade of the ATLAS Level-1 Central Trigger Processor |
|---|
| Verf.angabe: | G. Anders, H. Bertelsen, A. Boisen, T. Childers, M. Dam, N. Ellis, P. Farthouat, C. Gabaldon Ruiz, M. Ghibaudi, B. Gorini, S. Haas, M. Kaneda, C. Ohm, M. Silva Oliveira, T. Pauly, R. Pöttgen, K. Schmieden, R. Spiwoks and S. Xella |
|---|
| E-Jahr: | 2014 |
|---|
| Jahr: | January 20, 2014 |
|---|
| Fussnoten: | Gesehen am 02.11.2020 |
|---|
| Titel Quelle: | Enthalten in: Journal of Instrumentation |
|---|
| Ort Quelle: | London : Inst. of Physics, 2006 |
|---|
| Jahr Quelle: | 2014 |
|---|
| Band/Heft Quelle: | 9(2014) Artikel-Nummer C01035, 11 Seiten |
|---|
| ISSN Quelle: | 1748-0221 |
|---|
| Abstract: | The Central Trigger Processor (CTP) is the final stage of the ATLAS first level trigger system which reduces the collision rate of 40 MHz to a Level-1 event rate of 100 kHz. An upgrade of the CTP is currently underway to significantly increase the number of trigger inputs and trigger combinations, allowing additional flexibility for the trigger menu. We present the hardware and FPGA firmware of the newly designed core module (CTPCORE+) module of the CTP, as well as results from a system used for early firmware and software prototyping based on commercial FPGA evaluation boards. First test result from the CTPCORE+ module will also be shown. |
|---|
| DOI: | doi:10.1088/1748-0221/9/01/C01035 |
|---|
| URL: | Bitte beachten Sie: Dies ist ein Bibliographieeintrag. Ein Volltextzugriff für Mitglieder der Universität besteht hier nur, falls für die entsprechende Zeitschrift/den entsprechenden Sammelband ein Abonnement besteht oder es sich um einen OpenAccess-Titel handelt.
Volltext: https://doi.org/10.1088/1748-0221/9/01/C01035 |
|---|
| | DOI: https://doi.org/10.1088/1748-0221/9/01/C01035 |
|---|
| Datenträger: | Online-Ressource |
|---|
| Sprache: | eng |
|---|
| K10plus-PPN: | 1737510715 |
|---|
| Verknüpfungen: | → Zeitschrift |
|---|
Hardware and firmware developments for the upgrade of the ATLAS Level-1 Central Trigger Processor / Anders, Gabriel [VerfasserIn]; January 20, 2014 (Online-Ressource)
